微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在线求助: pt分析怎样从 generated clock 开始分析?

在线求助: pt分析怎样从 generated clock 开始分析?

时间:10-02 整理:3721RD 点击:
跪求大牛指点,如题.
我试了set_false_path不管用.

为什么要从gen clk开始分析?

方法不止一个,比如,把generated_clock改成create_clock
一般没这个必要

小编你要弄明白,PT不是从派生时钟开始开始分析。PT会分析任何两个有路径关联的DFF,只要你在SDC约束文件中指明了时钟的信息,工具会自动计算时序的,你到时候可以在PT报告里面重点查看路径就可以了。当你要求工具不去分析异步时钟之间或者两个时钟之间的路径的时候,此时你才使用set_false_path

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top