Multi_cycle在电路中怎样实现的？

如题，听说要用FSM，但具体原理还不明白。我想，如果数据路径设了multicycle的话，当前级等待了多个周期才收到数据，那它的下一级那是不是也要等待多个周期才能发送数据呢?以此循环，相当于把后续的很多级的周期都得成大啊?
我知道我肯定理解错误，请赐教指正，谢谢~

我觉得你的理解是正确的
一个时钟周期如果延时太大，可以搞2个或者多个时钟周期在采样你需要的信号

我想问的是，对下一个级的影响?还有它具体是怎样实现的?是否有相关资料?呵呵