微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 用ICC做CTS调节skew时,如何确定真正的延迟路径

用ICC做CTS调节skew时,如何确定真正的延迟路径

时间:10-02 整理:3721RD 点击:
各位大牛:
时钟树生成后,Skew 比较大,需要调节。当看最长延时径路和最短延时径路报告时,发现ICC自动在径路上插入了buffer。个人觉当时钟Balance时,如果其中一条path延时本来比较大,会在别的path上插入buffer,造成另外的path上的延时增加,以达到平衡。如果ICC报最长延时path时,只报出插入buffer后的延时径路,而这条Path又不是本来延时比较大的path,请问有方法确定本来延时大的path吗?

自己顶下

也想了解!

icc也报本来延时最大的路径的呀,不是只报只插buffer的路径的啊,你用什么命令报skew的?

我是用report_clock_tree ,
请问“icc也报本来延时最大的路径的呀” 用什么命令报啊?

report_clock_timing -type latency -verbose -clock CLKA

不理解你所说的本来路径,是指CTS之前的路径吗?
CTS之前,clock是ideal的,如何确定延迟最大的路径?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top