Macro Cell做时钟树的问题

有一个Macro cell（RAM），其中一个pin（在lib中定义为input，非时钟属性，定义了cap值，高低电平的宽度）接到clock上
目前对于该pin没做任何处理，直接让工具做时钟树，这样做合理吗?需要在cts spec文件中用MarcoModel定义吗?需要用leafpin定义该pin吗?
另外，时钟树做完后级数很深，如何判断时钟树做的合理呢?

目前对于该pin没做任何处理，直接让工具做时钟树，这样做合理吗?需要在cts spec文件中用MarcoModel定义吗?需要用leafpin定义该pin吗?
根据设计的要求而定，可能是leaf pin，也可能是excluded pin，要问前端
时钟树做完后级数很深，如何判断时钟树做的合理呢?
没有简单的判断准则，用clock browser看看是否合理。多个时钟缠在一起时，CTS会做的比较烂

回陈版：
1.这个pin要做平
那么这个pin怎么处理呢?我exclude掉该pin后，级数按预想的是减少了。
2.级数的问题我再看看report，不过总觉得不合理，一个FlipFlop前加了若干buf/inv

1) leaf pin
2) 查clock skew， transition， fanout的设定，太紧了，容易出现级数过多的现象

谢，陈版
这就去试试！