微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 时钟树综合老是出错

时钟树综合老是出错

时间:10-02 整理:3721RD 点击:
我在encounter中综合时钟树,不加pad时综合没有错,能看到时钟树网络,但带pad后,老是出现:ERROR: NO Sync pins are in clock clock_PAD,please remove it from clock spec file,CTS treats D-Pins and i/o pins as non-synchronous pins by default。另一个错误是cksynthesis is invalid,而且用clock tree browser查看,没有时钟网络。我试着改了哈spec file没有效果。
请问大大们,这是什么原因啊,是不是加了pad后我有什么设计不对导致时钟不能打进core,还是因为其它的原因?怎么解决它?谢啦!

先cksynthesis -check,如果没有error,再继续

cts的root设定到内部吧,pad的function有问题吧?

不知道为什么这个命令用不了

前辈的意思是我的pad有问题,导致cts的root打不进core里?

SetDPinAsSyncYES

这个我也改了的,没用,还是报错

是不是设置的root点不对?

我觉得是这个问题,没加时钟pad时很正常,加了后就出错,我一直觉得是加了时钟pad后时钟打不进来,但我不知道怎么解决

把pad进来的那个pin设置为root试试呢



小编老大可以说的清楚点不,我不是很懂。

就是你的rootpin设为instname/pin或者,你不管这个pad的latency会怎样呢?

我试试

小编老大,还是不行啊

不是时钟源的问题?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top