encounter set dont touch 问题

请问各位大侠：
在encounter中对一个module 设成dont touch 的话
如果这个module 里面需要进行timing 优化 是否可以加一些clkinv and clkbuff呢?
另外encounter再place优化的时候，会干掉一些buff ，那么它干掉的原则是什么?

楼下的回复都是很好的方法。感谢回复！

1）要去掉dont_touch后才可以加，暴力的手动的可能可以
2）-preOpt 会干掉尽可能多的buff/inv

感谢小编回复！
那么如果有相似的module的话，encounter会将这些相似的module 重组，简化呢>
因为现在发现place 之后有好些module 变成空的啦。
这里包括SPARE 和只有那些buffer 的 module 。如果只有buffer的module ，被优化掉，变成empty module还是可以理解的。但是有些不是全部都是buff and inv 的module 也被优化，变成empty module 了。
所以这里请问这样的place 之后的netlist 是否能过formal ，这些empty module 的出现是否正常?

spare要单独定义
encounter敢把那些module优化掉，应该有把握通过LEC

试试看 ，能不能过lec吧！
现在发现原因是用foundation flow run过place 之后就又很多empty module 了。
而用手工place的就没有优化掉任何module。
把两个netlist 做formal，看能不能都过。结果晚些发过来。

formality做led效果不是很好，还是用cadecne的lec做比较好

楼上说的led 也是形式验证吗?
为什么效果会不如cadence的lec好呢?

现在发现在place prePlace Opt and inPlace opt 都选择的情况下，有部分module 就变成空的了。
所以这样的不知道这个空的module是被重组了还是直接被砍掉了?
如果直接砍掉的话，那么formal 就肯定不过
如果是重组的话，那为啥还留一个空的module 呢?

代码谁写的?问问他哪个被搞掉的module干嘛的呀

opt后有empty module是正常的，只要FM能过

那么这些empty module 是基于何种原则来优化产生的呢?
而且如果formal 不过的话，如何处理此处?
另外在place的时候不让工具去 in-place opt ，在用foundation flow 的时候 在cts之后也会
出现一些empty module 。所以按照我的理解，无论怎样都应该是formal通过的。但是一但通不过
的话，我该怎么办?
因为流程都是自动的，有哪些选项会导致这些formal不过的现象?

empty module里面的cell 被优化掉了。不会导致FM不过的，肯定是其他原因。
我之前也是经常出现FM不过，找不出原因，后来升级了EDI，就ok了
in-place opt 应该需要的，否则timing怎么搞

现在的情况是CTS之后就有module被优化掉。
之前in-place opt 就导致FM不过。
然后直接place 不去opt ，cts之后又出现empty module 。
不知道会不会还是FM不过，祈祷一个先！
感觉就是SDc 在转化Clock.ctstch的过程中，或者是某个clock没有理解好，就出现这个问题了。

有可能是没有用的FF或者恒为1/0的FF被优化掉了，
FM里面有选项，可以容许这类FF不存在
EDI里面也可以保留这些FF

做FM时，不要比较bodule port，直接flatten后比较

感谢小编回复！
现在出现的情况就是cts之后就有empty的module 出现
现在还不知道formal结果。如果有问题还真的不知道该如何做才好

实际的情况确实是优化掉了一下dummy的register ，请问小编如何在EDI里面保留这些寄存器呢?

还就是请教一下小编：
如果有一个逻辑门，有输入，但是只有一个输出并且悬空，那这样的逻辑门是不是就会被优化掉
对于一堆的组合逻辑来讲，如果最后的只有一个输出并且悬空的话，也是被优化掉的。
不知道这样的理解对不对?

对

感谢小编回复！
找到问题的所在了，应该是这样的：
setOptMode -simplifyNetlist false
如设置成true 就会干掉一些多余的logic ，这里不让工具干掉就好了

http://bbs.eetop.cn/thread-319075-1-1.html