微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC中看到是连接的,写出verilog中却没有

ICC中看到是连接的,写出verilog中却没有

时间:10-02 整理:3721RD 点击:
一个analog模块增加了几个port,icc中eco进来,可以看到有连线。
可是icc写出的verilog这个pin中却是float。求助~~

如果icc中选中pin看属性呢?有routing不一定有net吧。

all_connect NET_NAME 可以抓到那个pin
试过disconnect 再connnect,verilog还是带不出来。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top