help,模拟版图导出的LEF看不到pins！

用两种方法导出的LEF在encounter中PIN都是叠在block的左下角了，但是查看LEF文件却发现pin有指定坐标的，两者不一致，郁闷啊。各位求救了，都整了两天了 。说下我导的办法，看有没有什么问题：
工艺是华虹的0.35
第一种办法：按网上的教程导的，先import lef, 接着stream out gds2后导入abstract,pin step的时候报有wrning,说电源地提不出来，我也没有管，next ..next,最后export lef。放到EDI中不行，PINS 叠在一起了。
第二种办法是参看的cadence_doc的pllclk的tutorial,疑惑的是它没有说import LEF,同时pin step中的map选项卡也没有填写。直接接pin,extract,abstract....。但我照着作了下，也能导出来LEF,但最终也能导出LEF,但最终也是在EDI中失败。
现在没有办法， 哪位高手救下小弟。
另外，在PIN sep的时候那个map要不要填写，我模拟版图的所有标注都是用金属1层，没有text层，也没有pin层，要填写话是不是这样写：
（ Metal1 (metal1 drawing) ） 我就是这样写的。反正没有报错。

小编，建议你把warning看看，很有用的
还有就是tech lef 和map file里面层次定义一致

看起来你的LEF没问题，看看encounter输入lef时候的log，是不是有什么错误

问题解决了，重启后再导一次，就好了，奇怪了。不过还有其他问题接踵而来，重新开个帖吧

http://bbs.eetop.cn/thread-319075-1-1.html

小编可否把第二种方法的参考文档发上来，现在我也在提lef，但第一种方法走不通，谢谢！