微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > calibre的lvs问题(3)?

calibre的lvs问题(3)?

时间:10-02 整理:3721RD 点击:
大家好,最近用calibre做lvs,calibre在从版图中提取网表时,在某个IP中提出了多余的pin,我看版图后,觉得可能是由于同一个pin在IP的不同位置出了2次造成的,或者可能是由于同一个pin用了2层或3层金属出的,因此,咨询一下各位兄台,在用calibre做lvs时,如何避免提取多余的pin呢,谢谢。

在pin上只选一层打一个text label

你好,我是做全芯片的lvs,里面的IP是买的foundry的,改不了啊。

没有log,warn之类的信息吗?
试试看这个
LVS IGNORE TRIVIAL NAMED PORTS YES

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top