微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > sdf与门级网表不匹配

sdf与门级网表不匹配

时间:10-02 整理:3721RD 点击:
插入扫描链以后产生的sdf文件和产生的插入了扫描链的门级网表不匹配。
在做PT的时候报告有一些pin脚/例化单元找不到了。通过手工查找发现,SDF里面的例化单元叫***_reg而门级网表里面的单元却叫***_reg_inst不知道为什么?请大侠们帮我解决一下。
DC综合工具:

先出netlist,再出sdf

陈总
我已经是将verilog的网表先产生,然后再产生sdf格式的文件了
在产生verilog的门级网表的时候发现DC会报告说:因为实例化名称和线的名称不能相同,所以才将cell的名称后面加上"_inst"后缀。
不知道有没有什么命令可以避免DC做这种改变。
另外:单元名称和线网名称相同应该没有问题啊?为什么DC要更改呢?

那就按照要求,rename --》netlist --》sdf

后端没这个问题的,都是spef到sdf flow,

我的是在DC之后的sdf与DC之后的verilog网表不一致。不过我通过define_name_rule的方式解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top