求助　　很急！关于　后仿不过的问题

项目要出，后仿不过，很着急．求各位大虾帮忙解答：　ＰＲ　时序ＯＫ，　ＰＴ　也　ＯＫ　，形式验证也通过．工艺是ＧＳＭＣ超高密度１８０　的，但是后仿不过，出现很大的hold违例，然后将set_clock_uncertainty -hold 设置到０.８才有可能过后仿，但是这样做，面积上３０％都用来加buffer了，而且这样做功耗上也不允许．　
请问各位大虾，ＰＲ　时序ＯＫ，　ＰＴ　也　ＯＫ　，形式验证也通过，后仿不过，出现很大的hold违例，原因一般有什么呢?
和门控和ＤＦＴ有关系吗?　
ＤＦＴ是跨时钟域的，但是以前也这么设置过，好象没出现这么严重的问题

自己沙发，求解答　

出现这种情况的很多案例是因为时序约束与仿真条件不符，检查的办法是量仿真出错的path的delay，再用PT报同样的path，比较

谢谢小编 wo去检查一下　,

最大的可能是约束有问题

如果CLOCK 结构比较复杂，就要看是不是clock tree 需要配平的由于没有约束导致没配平

SDF文件有没有加对?
VCS仿真的时候，有没有允许单元库里面的hold负值?

赞同！
可以看看单元库的模拟模型里有没有支持负值的宏设置，或者专门支持负值的模型文件?

什么约束啊 ?具体点,我们做普通模式下后仿稍好,DFT模式下一跑就挂了.我们的DFT时钟设置的是{40 60}如果设置成 {45 55}是否就不会有这么多hold问题了呢?
谢谢！