微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > place阶段出现congestion,试图优化global route,结果发现。

place阶段出现congestion,试图优化global route,结果发现。

时间:10-02 整理:3721RD 点击:

place阶段的timing修的差不多了, 发现local congestion,仔细一看cell density并不高, 看来是global routing需要opt,update global route后, congestion改善很多, 结果timing又变差了。 如果说place和global route对预测net delay的算法不同,导致path timing结果不同我倒是可以理解, 但global route opt后, timing反而变差很多, 这个就不好理解了。
有没有类似遭遇的兄弟啊? 一边是place timing不错但有congestion, 另一半是congestion不错但global route timing很差?像我这种情况总不能视local congestion不见吧?可global route后timing变差难道再优化一次place? 若反复一次,又有类似情况出现, 这么搞下去没完没了啦?

route后timing的情况本来就比place后的差吧,只能说你place的时候多留些余量吧

看看hold timing怎么样?如果hold问题严重,检查Clock balance 了没有。一般情况CTS之后timing没问题,routing之后基本保持一致,有可能会更好

route之后应该是一点问题都没有的,可以尝试在CTS的时候把congestion effort弄高一点,还有timing effort也高一点啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top