assura lvs

我将ASTRO布局布线之后的版图，导出网表和gds2文件，然后将他们都导入cadence中，但是LVS过不了
ERROR：device DIO in layout is unbound to any schematic device
然后LVS就终止了验证
请问： 这个是什么情况? DIO版图中的作用是消除天线效应而插入的，原理图中或许没有导致的?如果这个原因，怎么消除?

检查下astro出来的verilog中有没有ANT单元

原理图中加入dio就可以了。

收藏了，多谢大家讨论。

原来是cdl in啊， 形成schematic， 是模拟后端的工作方式啊

问题解决了，是APR之后导出verilog网表的时候，选项没有设置好。因为要做外部的LVS验证，所以导出的网表和用于STA的网表选项有区别。

In Assura LVS option can set ignore cell : ANTENNA