微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于复位信号引起的时序问题?

关于复位信号引起的时序问题?

时间:10-02 整理:3721RD 点击:
arst为异步复位信号。
在综合一个设计其中一个模块时,如果把arst设置为set_ideal_network则没有时序问题;但是当把arst设置为set_dont_touch_network时则会出现很大的setup违例,查看rpt发现出现vio的地方都在arst上。
请大家帮分析下原因。xiexie!

很正常啊
set_ideal_network不就好了

当然了, set_ideal_network是 timing ideal啊,当然没有setup,hold violation,
但是set_dont_touch_network是为了避免后端做优化,
为了做timing分析,还是set_ideal_network 较好,而且后端也会自动dont_touch 这些net

上一篇:edi routeDesign
下一篇:edi addTieHilo

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top