ICC clock_opt

我提的问题太傻了?

看你怎么约束的了

跟什么约束有关啊?clock_opt后，clock的port和PAD之间加入了BUF，本来是port与PAD直接相连，现在变成port连接BUF，BUF再连接PAD，而且port的位置也变了。BUF不是增加驱动和延时的吗，难道clock的port对PAD的驱动不够?我是刚学ICC，问题比较多，谢谢您的回复。

一般来说 clock port就是定义在 pad的port上的，也就是top level的port，
这种是假设从pad 上直接输入clock的情况，很多情况下是内部的clock，比如PLL产生的，
因此cts后，只会对这个port后面做buffer tree，即pad的输入端比如A端，而不是pad端，这个是bond pad 的pin，
我看你这个问题好像是clock port定义在output pad上是吧，那个是输出时钟，
cts会根据latency等要求可能在pad之前加buffer的， 比如你要balance哪个latency
而且根据load，cap情况，是有可能加buffer的，pad的输入负载不会太大，buffer驱动足够

谢了 ，，我去研究研究

我的clockport是定义在inputPat上的啊