PT分析spef文件后，关于DRC的问题
时间：10-02
整理：3721RD
点击：
在用PT分析spef文件后，发现timing没有问题，但是DRC有问题，比如max_cap，min_cap，max_trans,
那这样的话，芯片能release吗?
那这样的话，芯片能release吗?
max_trans视前端要求而定，要修掉
DRC 不算hard constraint ， 看公司，rule等，有的能waive，有的要修，
别violation的太大就行
比如transition，cap的值主要是会引起计算的不准，如果修到查找表以内 ，对timing计算有精确性帮助，
而且太大的trans，cap会变慢电路，增加SI violation可能性，最好修掉
谢谢各位大佬！