微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 同步多时钟 求教

同步多时钟 求教

时间:10-02 整理:3721RD 点击:
现在有8个时钟,均为2ns,图中红色的为时钟线,两者之间相位差为800ps。
请问综合的时候如何约束时钟间的关系?
set_false_path 好像不行,虽然综合的时候不会有时序违例,但是VCS仿真的时候触发器会有保持时间违例存在。
求大牛指导。



同源时钟为什么要false path?

用-wareform选项把所有相位差为800ps的时钟描述清楚就行了
至于VCS仿真的时候触发器会有保持时间违例,很正常,与时序约束无关,因为综合时还没有fix hold哪

那我综合的时候该如何fix hold?

现在是没有加set_false_path但是那样保持时间有违例

3# 的已经说了,可能你没注意到
在DC时,只要hold违反在一定范围内,就可以不去care,hold通常是在layout时候修

谢谢6楼的帮忙!
“综合时如何fix hold?”是经典的月经贴,置顶FAQ了还有人问,懒得回答了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top