后端进行Re-synthesis，是否可行。

有这样一个设计，placement效果不是很理想。
后端工程师是否可以用带floorplan的网表让DC-t进行Re synthesis,然后重新place?
这样做，对前面验证是否产生影响?

ps：效果如果，记得以前自己试验过，好像对area好处蛮大。

应该没有问题

做个比较严格的formality。

没有问题。实际就是应该这么做吧。好像

对，叫前端重新出网表吧