扩大die的面积

die面积与package尺寸不太匹配，需要将die面积扩大一些，加入一些dummpy cell，这样做会有什么其它的因素或者由于面积扩大产生的新情况需要考虑?功耗不计入其中，thx

timing

ESD会不会有影响?

不会，
还要注意EM, DRV（max_trans/fanout/cap）

利用率放低点就行了，可以多加些 decap cell，

是不是可以说die的面积扩大了，也不用为此再添加power/ground pad来满足esd的需求?那么smic.18制程下，有没有关于esd的要求?例如规定两组power/ground pad之间的最大间距啥的?
多谢

最好多加些VDD/VSS PAD，减小IR-drop

die面积加入dummy cell扩大后，需要添加一些vss/gnd pad，这样做的目的是为了减小ir-drop，而不是esd方面的考虑?

esd 这个只要多加power pad，肯定是好的
diesize都扩大了，你的io 区域肯定空啊，多加些dummy power pad就行了

有个小白的疑问，这些dummy power pad需不需要跟package的键合区相连?跟die的power/ground rail怎么处理?

就是加上去，但是不要bondout， 叫NA pin，或者你把bondpad删掉