微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 问下 calibre hier lvs和 non-hier (flat) lvs的区别

问下 calibre hier lvs和 non-hier (flat) lvs的区别

时间:10-02 整理:3721RD 点击:
目前做一个 IP的 lvs, non hier lvs过了, 但是hier lvs过不了,
这能算过么 ,
IP 的netlist 是flatten的, gds是hierarchy的,
还有一个IP , netlist,gds都是hierarchy的,但是也是flat lvs过了,但是hier lvs 过不了,
记得 non hier lvs有bug的, runset里面写的,

我觉得flat过了。肯定更保险

主要是很多runset说flat run有bug, 要求hier run
我都搞不清了,
我很久没有 flat run了, 数字电路都大规模的,只能hier run

还有一个IP , netlist,gds都是hierarchy的,但是也是flat lvs过了,但是hier lvs 过不了
这个你用HCELL了么?如果用HCELL的话,你可以把错的删掉重跑一下,可能就能过。
IP 的netlist 是flatten的, gds是hierarchy的
这个你仔细看一下lvs.rep,可能用给一个合适的HCELL也能过

关键是怎们样的一个HCELL在HIER下可以过,你可以试试, calibre -lvs -query这个功能自己让他判断生成HCELL,可能可以

多谢高手啊,哈哈

不敢不敢,刚入行。
不用客气, 呵呵,小编真是勤劳,天天都来:)

反正flat lvs过了,我就不管了 ,
calibre -query 看了下文档,是有点用处,没空来搞这个,

呵呵,你也还在啊,我也加班~。
等有空我找CASE, 试试,如果可以我发论坛~

好的,多谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top