请教via1&via1Blockage overlap的问题

我用MIlkyway生成ram的参考库，整个流程做完后，做DRC检查是出现如下的violations：
Brief Error Summary
Error TypeNum Description
Via1&Via1Blk Ov9920 via1 & via1Blockage overlap
Via2&Via2Blk Ov14364 via2 & via2Blockage overlap
采用才参考库做Astro时，也有好多这样的问题。
很迷茫，不知道是什么原因造成的?是不是我生成中的步骤有错呀?可是该步骤是ASTRO做培训时给的，应该没什么问题的。求高手解答！非常感谢！

怎么没有人解答呢? 急呀！

我估计你提库有问题，很可能是把flat metal当作blockage了。你要是有lef可以手工检查看看

请问你说的lef文件是用Memory compiler生成的吗?我的没有生成

现在明白了 这个问题可以忽略的 呵呵

用vclef提取fram就不会有这个问题。

为什么可以忽略?不太懂，能否讲清楚一点

用read_lef吧，如果lef是正确的话
比你用抽gds， bpv 好多了，很容易出问题
lef到mw是最简单的流程