微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > FE求助

FE求助

时间:10-02 整理:3721RD 点击:
APR結束之後....做DRC.....
有個violation 說兩個block 的P+ spacing 不足(兩個都是接VDD的)
那是把彼此的間P+補齊?
還是縮小P+讓 spacing加大?

加了filler没, addFiller,

已經加過了?
還是有這問題....

如果兩個block P+的電位相同(需問問Block Designer), 若是就可以自行加上P+補上Space; 如不是就要減少P+ Area,但要留意必免其它DRC/LVS的出現;

如果是少量的可能是filler没加好,
到layout里面自己加把

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top