大家用的sdc是从DC导出的还是PT导出的？

有人说要用PT导出的，因为 constraint 更全些， 是这样吗?
顺便： sdc中涉及 wire_load 的constraint （比如， set_wire_load_mode, set_wire_load_selection_group, set_wire_load_min）是不是可以ignore， 毕竟 wlm 都是前端综合时假定的， 对后端没有意义吧。

都可以，一般用pt write_sdc比较好，因为对timing支持比较好，
dc 是偏综合类的工具，
一般前端拿来的sdc 后端要进行一些处理的，比如 remove wire load model的设置，
看下各种约束等，
是可以去掉的

谢谢小编， 诲人不倦！ 国庆七天乐！