微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助一些PAD的解释和详细的该如何放置

求助一些PAD的解释和详细的该如何放置

时间:10-02 整理:3721RD 点击:
PAD_DIO2
PAD_DIO1
PAD_E3VPLVSSH_POS
OPT_1_PAD/in0PLBI2F
OPT_0_PAD/in0PLBI2F
ANA_GNDPLAGNDC
ANA_VDDPLAVDDC
CORE_GNDPLGNDC
CORE_VDDPLVDDC
PAD_GND3PLVSSH
PAD_VDD3PLVDDH
请问这些PAD的一些解释呢,还有放置规则,我知道PAD_DIO2PAD_DIO1这两个PAD是用来隔离数字模拟powerpad的,其他的请大牛解释一下,谢谢了
还有就是后续的powerplanning时,怎么让ringstripconnectthesepowerpads

这个,应该去查application note吧
如果简单地按照名字猜猜的话,意义不大

感觉想Verisilicon的库啊, .18/.13 么?
随便猜猜啊,具体还是挺涛哥的话,看看文档,

PAD_DIO2: power cut
PAD_DIO1: power cut
PAD_E3VPLVSSH_POS :i/o vss ,
OPT_1_PAD/in0PLBI2F: inline i/o pad
OPT_0_PAD/in0PLBI2F
ANA_GNDPLAGNDC:analog core type vss pad
ANA_VDDPLAVDDC : analog core type vdd pad ,
CORE_GNDPLGNDC : digital core vss pad
CORE_VDDPLVDDC : digital core vdd pad ,
PAD_GND3PLVSSH : i/o vss pad
PAD_VDD3PLVDDH : i/o vdd pad,
请问这些PAD的一些解释呢,还有放置规则,我知道PAD_DIO2PAD_DIO1这两个PAD是用来隔离数字模拟powerpad的,其他的请大牛解释一下,谢谢了
还有就是后续的powerplanning时,怎么让ringstripconnectthesepowerpads
power plan的时候, 主要就是 core ring 怎样tap到给core供电的p/g pad上,
然后 pad 区域是用 pad filler来填充来环路供电的,
power cut的地方要注意下隔离,
模拟pad 到内部模拟IP 要 手动连线, 越短越好

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top