微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > P/G Stagger IO

P/G Stagger IO

时间:10-02 整理:3721RD 点击:
封装厂为什么要求P/G的IO都有排在外圈啊

那样bond wire时,P/G就都在package的内圈,信号在外圈了

是的,一般要求p/g signal bonding to inner ring ( on package) ,if bonding to outside ring ( on package ),will cross that inner signal wires ,
这个看看封装图就知道了,一般Stagger pad 要求 p/g io 放外圈,信号放内圈,
调整pad的时候挺烦的,要插花的放p/g pad ,

我还是不太清楚,封装时用劈刀引金线到finger上,怎么还有内外圈呢?

电源pad 一般连到一圈,比如VDD ring, VSS ring,因此在内圈比较方便
这个要看图, 讲不清的,
google下,

我google了半天,怎么也找不到合适的东西,能发个几个链接吗?

在这里又遇到陈小编大牛

http://www.google.com/patents?id=bje0AAAAEBAJ&pg=PA4&source=gbs_selected_pages&cad=4#v=onepage&q&f=false
http://www.patentgenius.com/image/7501709-3.html
看看大概的

谢谢!正在研究中

终于研究明白了,太谢谢了

这个要看图的,否则真的不知所云啥,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top