微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在encounter'中做时钟树遇到了些问题求教~~

在encounter'中做时钟树遇到了些问题求教~~

时间:10-02 整理:3721RD 点击:
一个小模块大概就100个寄存器和几十个与非门,自己在外面加了一些pad。Encounter 读入的SDC文件是直接从DC导出来的,没修改过。做完时钟树发现,整个模块只在clk路径中pad和core之间的加了一个buf,其他clk路径上均未加入时钟树。我设置的最大fanout是3,但是报告中显示的clk路径上的fanout有60多,存在着vilotion。这是什么原因呢,求教啊~

你是不是对clk同时也设置了ideal network属性

我也求解,大侠

应该单独对clk tree做max fanout约束。另外不肯定你的sdc是对的。

没有对clk做ideal设置,到时对reset信号做了ideal设置,这个没影响吧。

对clk tree做了fanout的约束了。在encounter中已经报出fanoutviolation,应该已经识别出fanout不满足了吧,但是做CTS根本不往里面加buf来改善情况。只在pad和core之间的clk路径上加了一个buf。

你的ctstch文件怎么写的呢?

AutoCTSRootPin iClk
Period4.22ns
MaxDelay4.22ns
MinDelay0ns
MaxSkew100ps
SinkMaxTran200ps
BufMaxTran200ps
BufferCLKBUFX1 ......
NoGatingNO
DetailReportYES
ThroughPin
END

MaxDelay1ns
MaxSkew200ps
Buffer CLKBUFX8 CLKBUFX16 CLKBUFX20
MaxFanout 10

谢谢楼上的哈~出来了,弱问maxskew为什么要把100ps改成200ps呢。CTS不是让skew越来越小的吗?



当然了,maxSkew小了好,我那只是让你试验一下,你可以根据具体的情况调整
这个不是重点,重点是你的maxdelay设的太离谱了,至于原因你可以问一下你的前端人员。
时钟树的产生不是设一个fanout就可以控制的、
你可以试一下各种情况。

还有你的CLKBUF设的也不好,应该掐头去尾,具体原因看陈老大的每日测试

明白了,谢谢哈

我再想问下我在sdc里面设置了maxfanout 10 ,有没有办法在encounter导出ctstch文件的时候自动保存maxfanout这个参数,否则每次还要手动修改。

ctstch这个文件就是要自己根据具体情况手动修正的,你不要用它自己导出来的
sdc是前段给你的约束,但是CTS的时候,你还是把这部分工作认为是独立出来的比较好。
所以,建议你自己写一个ctstch文件,然后做CTS时指定它就好了

找到原因了吗,为什么你的约束文件就没有出来呢

哦 谢谢

是cts文件没写好,但为什么sdc文件给了些约束,cts不能自动保存这些参数,这个问题还不知道。

sdc中的maxfanout是给所有signal的,所以我说要单独给clktree设置maxfanout

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top