微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > SDC在什么时候relax比较合适呢?

SDC在什么时候relax比较合适呢?

时间:10-02 整理:3721RD 点击:
我在place的时候遇到一个关于SDC在什么时候relax比较合适的问题:
在默认SDC下,我place之后的timing修到了-100ps。今天项目组说可以将place时候的clock uncertainty放松50ps,那么这样的话实现方式可能有两种:
1. 在place_opt的时候就放松clock uncertainty,这样place后的timing虽然有好转的趋势,但是没有好到-50p,并且报出来不同的violation path
2. 在place_opt的时候 不 放松clock uncertainty,但是在最后report timing之前把clock uncertainty放松50ps
我个人比较倾向第一种方式,但是想不出第二种方式不可行的理由。

请教各位大侠,这两种实现方式是否都可行呢?各有什么优缺点呢?

timing还是先紧后宽的好吧

推樓上

一般 place的时候 可以往死里加 ( 说的难听点) ,
例如可以加200~300ps margin, 当然会造成面积大等,
但是为了后面的timing signoff,总归是好事,

OK。谢谢各位的回复。
今天仔细比较了这两种方法的timing和congesiton的结果,最后决定采用第二种方法。

看最后post-route的时序,那个好就用那个

ok
谢谢陈老大的赐教

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top