微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 有个setup和hold的问题求解答

有个setup和hold的问题求解答

时间:10-02 整理:3721RD 点击:
看到某个面试题:给了reg的setup,hold时间,求中间组合逻辑的delay范围
为什么答案是Delay < period - setup – hold
而不是hold< Delay < period - setup,我一直都觉得是这个呢,
他的答案是如何得出来的,求解,按答案说的,delay可以为0,那肯定有hold的violation

你的答案正确
哪里找的面试题?害人哪!

就是网上看的哦,呵呵,陈小编说了就安心了,自己没有理解错。继续深究setup和hold去

小编说delay为0,你的是hold<delay,那不是hold<0,这不就有violation了吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top