微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > astro verilogout 和streamout 做LVS请教

astro verilogout 和streamout 做LVS请教

时间:10-02 整理:3721RD 点击:





我现在是把gds导入cadence和。v文件 V2LVS生成的spice 网表在calibre下做LVS报了很多error所以看看这个设置的问题
这两个是这样设置的吗?
但是我又看到一些脚本不是这样写的。 有介绍这些设置的资料吗?astro的user guide 都没讲啊。
谢谢各位大虾指教

你可以按Help的icon,他會有這個window裡得option的介紹,
這些在manual裡一定有

嗯这个help可以谢谢

引起LVS 报错会有很多种情况:gds数据merge是否完整,LVS 网表是否准确。
你前面stream out 没有问题,可能是LVS网表中电源定义不完整。

电源定义是正确的,现在所有的port ,net数量都是相等的。电源最开始LVS出问题,在版图上lable后就,没问题了。
顺便问一个,这个输出的。v文件可以生成schematic么?我以前好像可以的,现在verilog in cadence后,ip核没有schematic啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top