微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端面试--每日一题(043)

后端面试--每日一题(043)

时间:10-02 整理:3721RD 点击:
In hierarchical design flow, explain block level pin placement flow? What are parameters to decide?
在hierarchical流程中,如何确定block的pin(位置,金属层)?
难度:3

沙发!
用TDF?

SOC设计中,top被partition成block1、block2、block3三部分,三个人一人一部分做,做完交给做top的哥们完成整体的再
这个三个block的pin如何确定位置和它们的metal,问得是这个吧?

位置 :主要是看与该block相关的其它block(如ANALOG 等)的interface,一般相关的PIN/PORT 要比较近,
同时也尽量不要使PIN被block内部的 memory(一般放在block 的boundary处)等挡到
金属层 :也要看相关的其它block的PIN/PORT 所出的金属层,尽量用一致的,同时不用M7.M8等一般用来走power 的金属层,当然M1 也不用
个人理解 不知道对不对
PS:我们一般是用encounter来partition block,assign pin时好象只给pin的 metal层就可以,是不是encounter内部会根据netlist里的连接关系来确定pin 的位置呀?

4楼的思路正确
encounter(ICC也应该是同样的道理)用flatten的trial route来决定block pin的位置和金属层。
当然,你可以事先指定,也可以事后修改

受教了,谢谢小编

LZ, 我觉得此题对于目前大规模的SoC设计很有针对性。
我一般选用中间metal出pin, 至于sub-block位置要看他们之间的连接关系, 必要时请FE过来讲讲data flow。

我觉得也得分bottom_up和top_down两种partition的方法吧,bottom up在定义pin的位置和金属层的时候就得看block内部floorplan,这种方法比较方便做block,top要做的比较多一些,而top down比较有利于top的布局。

有道理,我说的主要是top-dowm
bottom-up主要是人为的规定了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top