微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于ICC做完placement以后cell急剧增多的问题

关于ICC做完placement以后cell急剧增多的问题

时间:10-02 整理:3721RD 点击:
本人在用ICC生成版图的时候遇到如下问题:在跑完DC后的cell个数为37867,但是一做完placement,cell个数增大为191077,几乎是原来的5倍,导致在initial floorplan的时候要把core untilization设到0.1左右placement才能通过。
难道是因为我里面有几个fanout大于1000的pin,使得需要create很大的buffer_tree,才使面积增大那么多?但是想想这也不太可能使单元个数增加那么多啊。
想请问哪位高手遇到过这种问题,希望不吝赐教啊。

除非是BUG,不然没人能回答,因为可能的情况太多,floorplan不合理,constraint太紧,,,
你可以找1,2个ICC增加的cell,向前向后显示整条路径,看看到底为什么ICC要那么做

以前有碰到,大都是constrain不合理造成.

请问:是不是指做综合的时候加的约束不合理啊?得重新综合?

谢谢陈小编,我再看看到底是什么问题引起的。

建议前端重新综合, Review一下他们的 SDC,看下他们为什么要那么做。
或者让前端加紧约束,综合一下。

建议查查导出的sdc吧。

谢谢分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top