综合时做低功耗处理遇到的问题！

小弟在做DC低功耗时做了 如何设置：
set power_default_toggle_rate 0.2
set power_drive_clock_gating true
.....
.....
set_clock_gating_style -sequential_cell latch:TLATX2 -positive_edge_logic {nand:NAND2X1 inv:INVX3} -minnum_bitwidth 3
.....
compile_ultra
但是查看网表发现根本就没有做低功耗处理，小弟综合的版本为 XG X-2005.09.而且compile_ultra的参数中没有-gate_clock选项，请各位大侠帮看看，怎么才能在这样的环境中实现低功耗！
谢谢！

版本太太低了吧

那那个版本开始有这个功能呢?
顺便问下是不是在compile的选项中没有gate_clock这个参数就不能实现低功耗?
谢谢！

"但是查看网表发现根本就没有做低功耗处理，"
你是说netlist中没有插入ICG cell吧?
insert_clock_gating

在compile之前，我用了insert_clock_gating命令，但是还是没有什么效果！

-minnum_bitwidth 3
改称-minnum_bitwidth 1
再不行就：
set_clock_gating_style -sequential_cell latch -positive_edge_logic {nand inv} -minnum_bitwidth 1 -positive_edge_logic {nand inv}

谢谢你的解答。你说的这中方法我也尝试了，但是最后查看netlist的时候 ，并没有latch。
set_clock_gating_style -sequential_cell latch -positive_edge_logic {nand inv} -minnum_bitwidth 1
......
compile
insert_clock_gating
compile -incr
我是这样来执行的！

楼上所谓的低功耗处理是加入clock gating
1、compile_ultra 后面需要加gate-clock
2、-minnum_bitwidth 3这个地方不能改成1，因为加入clock gating节省功耗和面积（为什么降面积。可以自己做实验尝试），这个地方最小是3，synopsis建议是8,