微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Astro做完palcement后标准cell丢失问题

Astro做完palcement后标准cell丢失问题

时间:10-02 整理:3721RD 点击:
Astro做完palcement这一步后导出网表与前端工程师给的网表进行比较时,发现其cell instances不匹配,这是什么原因造成呢?在floorplan这一步完成时导出的网表是匹配的,从palcement中Pre-Place optimization这一步开始就不匹配。如: 前端给的网表有1000个inv,而导出的网表只有900个inv。
请各位帮忙,公司就我一个Layout的,而且还是新手上路,孤立无援的感觉真难受,望各位能帮帮小妹,在此谢过大家了。

astro流程里,需要多次做power和ground的global connecting,还有standard cells的摆放。

inv和BUF在place有可能 被优化掉了

优化时网表是会改变的。

明白了,谢谢大家!
还有我想问下calibre LVS网表问题:
我目前有如下文件:
标准cell的cdl:smic35.cdl
ip的cdl:pad.sp
ad的cdl:ad.cdl
ram的cdl:ram.cdl
Astro导出的网表:aaa.v
我用v2lvs产生网表如下:
v2lvs -v aaa.v -o aaa.spi -s smic35.cdl -s pad.sp -s ad.cdl -s ram.cdl -s0 VSS -s1 VDD
不知道对不对,望各位能指点一二,非常感谢!

怎么那么不小心?

学习了。

thanks!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top