微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教一个时钟树综合的问题

请教一个时钟树综合的问题

时间:10-02 整理:3721RD 点击:
请教一下前辈,时钟树综合时,有最小minimum insertion delay 的要求吗?如图

1# springlett
声明没用过,
看样子是指时钟树latency的吧, 约束里有最大和最小延迟
时钟树综合过程中会努力符合这些要求,即使不用这么多级缓冲器时钟树驱动和skew都够了

得好好研究一下

1# springlett

Hi
Thanks

学习~

学习中,还不太明白

没有这个要求把,好像

没有这个要求,实际design中clk latency都是做的越小越好。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top