微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 对布图后的网表进行pt分析

对布图后的网表进行pt分析

时间:10-02 整理:3721RD 点击:
写一个布图后对网表进行静态时序分析的primetime脚本,其中使用read_parasitics读入了反标文件,并且使用set_propagated_clock指令,对时钟树进行了传播。但是为什么使用report_timing报告的时候,报告中clock network delay是ideal而不是propagated呢?

把我的代码也贴上来吧,也许我的代码有问题
read_parasitics ./design_top_worst.spef
create_clock -period 100 -waveform {0 50} -name CLK [get_ports XTALIN]
set_propagated_clock [get_clocks CLK]

set_propagated_clock [all_clocks]

看看 crystal IO 的library , arc from XTALIN to XTALout

有没有在sdc中屏蔽set_clock_latency

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top