微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教一个calibre的lvs问题

请教一个calibre的lvs问题

时间:10-02 整理:3721RD 点击:
在lvs时,要求在inputs中的layout tab中输入layout netlist file,这个是从哪产生的,还有就是这个file与gds文件有什么关系?

在netlist中要输入的是通过schematic产生的,它与layout产生的gds作比较啊,lvs就是比较线路和版图的连接关系是否正确。

模拟的netlist应该是由schematic产生的(calibre可以直接从schematic中抽取),数字部分的spice netlist可以从verilog netlist中用v2lvs命令转换得到。 希望能有所帮助。

calibre做LVS需要以下几个文件:
1.将版图映射到网表的文件,在最上面Tab中设定
2.版图的gds
3.与版图对比的电路网表
在做LVS时,calibre先根据1中的文件从2中的gds提取出一个临时网表(layout_netlist),让后将这个网表与3的电路网表(source_netlist)对比看是否等同

netlist中要输入的是通过schematic产生的,它与layout产生的gds作比较

各位大侠说的很详细了,我不多罗嗦了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top