微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 做LVS时网表中或非门的输入网络和版图中的网络不一致,怎么办啊?

做LVS时网表中或非门的输入网络和版图中的网络不一致,怎么办啊?

时间:10-02 整理:3721RD 点击:
小弟最近用astro布线,在用assura做LVS时,发现网表中或非门的输入网络和版图中的网络不一致,应该是布线过程中astro自己把或非门的输入脚网络调换了,虽然不影响逻辑,但是我做LVS时老报错,我想问的是有没有办法使布线后输出的网表和版图中网络关系一致。如果有人知道,在下感激不尽!

做LVS的工具应该是有选项的,可以调换等效输入端口,设置好应该可以了吧

哦, 这样的啊, 我试试看吧。 谢谢了!

我用encounter布线后版图中的管脚被全换了,导致LVS没一个匹配的,LZ有没有找到设置方法啊

呵呵,我也是刚刚学,煎熬中。

用calibre ?

LVS设置就可以了

LVS option :
"recognize gats ALL"兄弟们,悲剧了

是啊正如楼上所说,把recognize gats ALL 修改一下, all改写成NO

问题解决了。选all 和 simple 没有错误,如果选turn off的话会报告一些 Incorrect Nets。
还是calibre好用啊!
只是不知道为什么astro改了网表后却又不输出改过后的网表,要不然也就没这样的问题了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top