请教一下SE的高手

期待高手来解答一下啊~

恐怕先要转成verilog

可以在schematic中导出verilog(*.v)文件才可以布SE
好像是在schematic中的菜单file -->simulation -->verilog XL中导出的！

正学习中.可以看看这个.里面有说怎么倒的.

http://www.ece.rice.edu/~cavallar/cadence/tutorial/netlist.html

先顶一下 先顶一下

谢谢小编！

头一次遇到这样的问题，比较一下正常途径产生的网表和你所提到的网表有什么不同。
最直接的方法，自己去测试一下，看看能不能APR