微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > calibre的LVS报告在Source有两个VDD网络

calibre的LVS报告在Source有两个VDD网络

时间:10-02 整理:3721RD 点击:
设计中使用了PLL,因为PLL里的单元是单独验证过的,里面的电源有VDDPLL,整个PLL的库结构包含一个标准单元库,TOP的cdl,(一个叫pll_std_lib.sp和pll.sp).
验证的时候报告在pll里版图上net不匹配,版图里只有一个VDDPLL,在source里有两个VDDPLL,同样的错误还发生在VSSPLL。
我的两个SP文件里vddpll,都是做为global存在的。
问题描述完毕。

在source netlist加上一句*.CONNECT VDDPLL1 VDDPPL2就可,VSSPLL同理。

同意楼上的

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top