微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > pin和label的关系?

pin和label的关系?

时间:10-02 整理:3721RD 点击:
我对这两个东西现在都没搞懂
我画好版图后,用ctrl+p使用pn层加上pin,结果lvs出错,找不到pin
然后使用metal层加label,结果还是找不到pin
最后用pn层加label,这才找到了
在版图中除了对模块做lvs以外,pin和label究竟有何意义啊,两个究竟有啥区别,是不是都用像text层一样标示器件、端口用的,只是text不能做lvs。
另外对一个模块做lvs,去外部相连的那些线究竟画到多少为止?是画成最终版图那么长,这样在顶层添加这个模块时就不用在里面画什么线,还是随便画点起到一个引出线的作用?
求大侠赐教!

pin和label我也搞不懂它们的具体差别,不过对你最后一个问题,就是画好一个模块后,一般是将端口引出来,引到模块外,但不一定要很长,因为最后总版图布局布线时可能会有调整或微调,所以你只需引出到模块外即可,让人家容易找到就好~

用Pn层标pin的话,要layer跟pn层相对应做LVS时才能被找到,要是layer跟pn层不相对应,肯定是找不到的咯

你使用的LVS工具?看起来是Assura?

多谢ls各位解答,我用的是calibre2006

这个是指工艺本身提供,还是我加pin的时候自己选层?

解释一下pin与label的关系。pin是一个cadence内部数据,标示了层次之间的逻辑连接,并且有其对应的物理位置信息。label仅仅是逻辑概念,为对应的金属连线加入一个线网名称。
你使用calibre做lvs,而calibre输入为GDS,GDS中是没有pin这样的定义的,只有label。所以在做lvs的时候必须加入label。
至于label使用的层,这个不一定,需要看lvs rule中如何定义。并不是使用什么层做pin就必须使用一样的层做label。一般来说text层可以对应全部金属层,而金属层做的label需要lvs rule中指定对应关系才可以。

听你解释明白了一些,我原先以为layout中的pin就像schematic中的pin一样,定义了与模块外部的连接处,而label则像schematic中的net label一样,定义了模块内部的连线关系。
那我看别人在layout中同一个地方又画pin又画label是啥意思?
如果用calibre中lvs,画在layout中的pin他作何用?只是相当于text说明?
并且加pin有多种方式,我记得其中一个是sym pin,还要让你选用M1_T,...Mx_T的什么东西,而另一种shape的pin,却没这个选择,你只有从LSW中选,这些又有啥区别啊?唉,纠结,user guide里面貌似又没讲清楚

pin定义物理与逻辑关系,label只有逻辑。只有在virtuoso环境内才能识别pin,所以我们在做版图时候既要画pin也要写label。这是为了保证我们使用其他工具如calibre时候可以识别端口。如果你只用calibre做lvs,那text是必须的,pin没有作用。
symbolic pin与shape pin在文档中有说明,你自己试试看就知道了。我建议你用shape pin,忘记sym pin,那个比较麻烦。

一般来说pin只在标准单元版图中使用比较广泛,用来规划CELL外部连线连接CELL pin上时的格点范围。而一般在模拟版图中只需要用metal text 标明Pin。

这个说法有点片面。过去数字后端设计基于连接关系,而模拟后端基本全部手工,所以数字的cell更看重pin的位置。现在,几乎所有的模拟后端工具都支持连接关系驱动的设计流程,所以模拟电路中pin的设定还是很重要的。

学习了一下,但是各位大虾,请教一下,pn层是哪一层呢,我翻遍了LSW都没有找到pn层……是PDK有问题吗

不是每一种工艺都有的,我记得jazz的就没有,但是tsmc中就有。

谢谢LS的解答。我用的是SMIC013的PDK。既然不是PDK的问题,没有pn层那么如何打pin脚呢……谢谢

请问大家我现在也是遇到Pin的问题,就是在用calibre进行lvs时,结果说missing pin,不知道怎么改?急! 谢谢啊

是这样的,我们公司的pin都是直接从shematic中调的,调到版图中,只要换到相应的层上就可以了,但是在tsmc工艺中,LSW中有专门的pn,但是jazz的工艺中就没有,只要换到相应层上就可以了,(比如是m2,那么就将调出的pin直接换到m2上,但是要注意的是,如果此时只有一层的话,那么label不换也没有问题,即仍用text的,但是如果不止一层的话,比如你的线压在下面的TAP上,那么你的label也必须换到相应的层上,否则LVS就会报错的。)

谢谢ls,
我做的是这样一个流程:先用label放在相应的金属层上,如M1,则label也选择M1层;
然后生成pin时选pins from label同样选M1层这样生成的pin选shape pin
做LVS可以通过

正在膜拜学习中

看lvsrule怎么定义

6#讲的很清楚

你好,我也是对这些东西有些迷惑:
1,layer里有drawing了,为何还要pin?creat pin时选择要想pin的drawing不就行了?
2,如果lvs出来的layout netlist里相关的net给它定义一个名字,而不是自动分配的数字,该如何?
3,看了cadence的帮助,只有对layout editor软件操作的帮助,但是我想知道何时加pin ,何时需要加label,为何要加mark,purpose里的drawing,slot ,net,pin,mark他们之间的作用差别,lvs时候为何要加pin。等等一些规则,我该看什么文档呢?


layer purpose里的:
1,in:为了和schematic对应,酱紫lvs才匹配;我creat pin时选择金属1的layer不就自动画了金属1的pin了吗?为何还要多此一举在layer里多放一个金属1的pin?
2,et:既然有了金属1的drawing,为何还要金属1的net?我画个金属1的drawing不就自动是一个net了吗?
3,属1txt:有这样一个drawing,它到底是text还是一个金属?
4,画个多边形的金属1不就可以作为一条path了吗?为何还要单独有一个creat path?
.......
问题很多啊
有这方面的cadence 官方资料看看嘛?

layer purpose里的:
1,pin:为了和schematic对应,酱紫lvs才匹配;我creat pin时选择金属1的layer不就自动画了金属1的pin了吗?为何还要多此一举在layer里多放一个金属1的pin?
2,net:既然有了金属1的drawing,为何还要金属1的net?我画个金属1的drawing不就自动是一个net了吗?
3,金属1txt:有这样一个drawing,它到底是text还是一个金属?
4,画个多边形的金属1不就可以作为一条path了吗?为何还要单独有一个creat path?
.......
问题很多啊
有这方面的cadence 官方资料看看嘛?

看着像绕口令。晕
金属的drawing是指连线用途,用m1txt这样的层次来打pin
多边形的金属1是什么意思呢?

金属的drawing是指连线用途,用m1txt这样的层次来打pin
那直接选purpose为pin的m1来画pin,不就完了?

你写得真乱,不过我还是回答一下吧。首先,没有官方的资料可以直接回答你的问题,这些很多是经验。
1. PIN为了确定一个准确地从顶层连接的位置(请考虑自动布线工具,而不是手工布线)
2. net是为了其他工具使用的,如果你仅仅使用VLE画图可能用不到这个purpose。
3. text就是text而不会有物理图形,给text一个层可能仅仅是因为lvs时候需要link到一个金属上。
4. path的本质还是多边形,最终无论什么图形都会变成多边形。但是path可以方便的控制长短、宽度、跳线、连接关系,完全是为了画图的方便。

多谢高手指教。
有问题再请教

谢谢 question23, 获益良多!

我是来学习的

我也是来学习的

Very useful! Thanx for sharing

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top