微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 问题已解决

问题已解决

时间:10-02 整理:3721RD 点击:

用Calibre, lvs
warning:stamping conflict in sconnect--multiple source nets stamp one target net.
use LVS REPORT OPTION S or LVS SOFYCHK statement to obtain detailed information.
没有其他任何提示。设置LVS REPORT OPTION S没有任何效果。RVE窗口看softchk database,里面的内容是出错这个模块各个顶点的坐标
高手指点下我去哪里找这个warning发生在哪里?
问题已解决,mim电容下有comp会导致该错误

netlist开global了吧?

在哪里定义?只定义了lvs power name这个。底层模块都没有这个问题,最top层才出现这个问题

网表前几行里没有定义global

这是BULK的问题,看看MIM电容的衬底接到电位了么?

真是恭喜了

正解~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top