微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 请教如何在做LVS时忽略analoglib里的器件

请教如何在做LVS时忽略analoglib里的器件

时间:10-02 整理:3721RD 点击:
比如说我在schematic里加了analogLib的电容和电阻用于模拟寄生的情况。但是为了做LVS,我不得不重新做一个没有寄生的schematic,很麻烦。想请教一下有没有解决的方法,比如如何让特定symbol可以在LVS里自动被忽略

还有比如会加一些cmdmprobe,vdc等帮助仿真的东西,是不是有可能在LVS阶段被忽略掉?

试试在lvs deck中加入 LVS FILTER device—name open,device name 是你加入的寄生器件名字

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top