微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > calibre hier 和flat

calibre hier 和flat

时间:10-02 整理:3721RD 点击:
遇到个奇怪的问题,顶层的calibrehier的lvs是过的,跑flat的时候不过,但是跑flat的时候在GROUND nets加入 VSS_1 加可以过了(VSS_1是顶层的一个ground,还有一个ground VSS_2 ,psub已经画好了)。
请教下,这种情况一般是什么原因呢?

具体报的什么错

报一些内部模块net的错,单独跑模块是可以过的。

globalnet 定义的问题, 检查netlist的
定义

我也怀疑是ground net的定义,现在是ground net填入layout中用的VSS的名字就可以过了,不知道有没有问题

H-cell里面的 match cell by name选项 沟掉

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top