微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 抽powerline

抽powerline

时间:10-02 整理:3721RD 点击:
谁有抽powerline的skill脚本啊?目的是要将layout里面所有power/ground连到的metal分别trace出来用不同的layer标识(可以自己设定,比如说用240:0标识VDDD),生成一个gds,可以stream in成为layout,便于分析power跑向及metal宽度。

写两个pick就OK了。

我也知道要写脚本,问题是谁是否可以分享出来...

好像可以通过highlight提出来。

嗯!是可以,只是layout太大,trace起来比较慢。

为什么不用calibre做,速度快。

怎么做?是用脚本吗?麻烦大神分享出来

求一个。

可以参考下面的帖子:
http://bbs.eetop.cn/viewthread.php?tid=609245&extra=&page=1

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top