减少阻抗的问题

求助大家，在IO中GND用Metal3和Metal4出线，在IO之间的通路上用metal1&metal2&metal3&metal4和metal5把GND连接，然后如果有core连出的GND连到这条通路上会起到减少阻抗的作用吗

有没有大神给指点一下啊

正常就是这么做的

我重要是对在IO里只有metal3和metal4,在IO之间的连线却是metal1到metal5感到疑惑，这样的连线为什么会降低阻抗，仅仅是加宽了线，用不用从IO在别的地方连接一下，不然会不会造成瓶颈问题

多层连线 就是并联 阻抗就会低很多

那对于电流会造成瓶颈吗?毕竟IO的出线只有metal3和4

只要出线金属过电流能力够就行

谢谢你的回答

一般来说，IO的连线不太建议用太多层metal叠加来增加total的宽度，因为ESD是很快速的，它不一定会在各层金属上去均分（电流可以想成是水流），所以容易打坏。

补充一下，从power/ground PAD要给core供电，最好从PAD进来经过clamp之后接近core powerline的metal，所以不建议从上面图中M1~M5连接的位置接近core powerline。
个人观点！

您说得“打坏”是指什么呢?是指电流太大而造成的把metal冲击坏掉吗?

线与线间打上密密麻麻的的孔呢·

打ESD出问题

打孔使他们并联起来应该会有些作用，但是IO的部分contact、via太密集，可能会导致局部R太小，电流会不均匀哦！并且最好将相邻两层的contact/via（比如via1和via2）错开，不要overlap。