为什么有的工艺中有用到non-well这一层，该层具体又什么用？

标示层吧， 没太多实际用途

规则文件贴出来，看看

这一层是不是意味着在这个区域内既不做N阱，也不做P阱?

只是起到将DNW周围的NW与PW隔离的作用?

你猜的可能对，哪家的工艺啊?

maxchip，台湾的一家晶圆厂

以前用过一次这个工艺，no-well表示无 nwell和pwell，pwell最后要使用到这层来生成，tooling里面有讲

学习了，看来只有用过的才知道怎么回事！

找找看，应该有个类似于Layer define的文档

学习了，没做过此类工艺。