微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > calibre无法产生网表

calibre无法产生网表

时间:10-02 整理:3721RD 点击:
有没有人遇到过calibre做LVS时无法产生网表的情况?我画了好几次电路图,但是都无法产生网表,一直显示
There were errors,no netlist was produced。
但我之前做LVS是没问题的,只是在修改了电路图之后就这样了。有人遇到过这种情况吗?
一开始是可以运行的,但是后来我更改了电路图中的一个symbol单元,同时版图中加入了相应的更改部分,然后就不行了。

保存电路一下

电路上哟扑叉叉的地方修改掉

有可能是其中的symbol是手动改的,have error,重新用shematic create symbol,check and save

CHECK hierarchy 一次 就OK了

最终解决了。但觉得是软件的问题。在两个库里有两个同名的schematic,这两个对应不同的symbol,分别为A、B。本来的电路中使用的是A,但是在更改电路的时候(并不涉及到A和B),不知道为什么B替换了原电路中的A,导致底层电路中互联线断了。由于之前更改的时候并未涉及到这个symbol,又是底层的变化,所以我check and save 的时候没有报错。
但是我不知道为什么B会去替换A。

这种错很容易在TOP 综合搞成内伤,还是从一开始就要做到,一个library 和另外的library 底层cell 不重名, 可以把cell加上统一的前缀。

恩,之前以为是相同宽长比的门电路,就忽略了这个,这次得吸取教训了

想请问一下,calibre怎样生成的网表,calibre不是验证的工具吗?
我们的网表都是电路RD给的,想请问一下,新手一枚。

做完之后,左边有相应的report,可以点



export cdl啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top