IO上，一个nmos放在悬空的Nwell里，有什么好处吗？

这是一种典型的NMOS IN NWELL电容，NWELL其实不是悬空的，它的S/D是n+ imp,正好把NWELL接出去了，所以这个的电容结构应该是这样的，gate充当positive，S/D和NWELL都接一起接到地充当negative，
是否clear?

补充说明功能：
具体什么功能我记得不清楚了，但是designer对这个相当清楚，因为PDK中对各种device的参数都有详细说明，可以问他们下，如果你就是designer，那就需要多看看各种电容的结构和参数做对比了，我个人觉得这样的结构多半就是考虑耐压和漏电。

AMOS，可变电容

多谢指教~
nwell确实不是悬空的~
我做layout的，还是要请教designer啊

学习了！

xuexile

学习ing~

其实是用这种应用的，只是你这个不是而已，这种结构要用在正负电压输入的地方。

这个其实就是Varactor，PDK里面有这个类型的CELL的

nmos in nwell电容C-U特性线性度比一般MOSCAP要好。

學習
謝謝分享

正解~

AC 扫描看不到电流啊

学习学习~

学习了