微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > Calibre LVS Error

Calibre LVS Error

时间:10-02 整理:3721RD 点击:
最近在做一个SOC的项目,Calibre LVS的时候出现下述Error:**************************************************************************************************************
INCORRECT NETS
DISC#LAYOUT NAMESOURCE NAME
**************************************************************************************************************
1Net VDDM18VDDM18
XI1/VDD
--------------------------------------------------------------------------------------------------------------
2Net GND18GND18
XI1/VSS
--------------------------------------------------------------------------------------------------------------

之前项目也遇到过,在网表中用*.EQUIV VDDM18=VDD GND18=VSS就OK了,但是这次却不行,请问有没有高手知道这是为什么?
要如何解决?万分感谢!

补充说明:
*.CONNECT VDDM18 VDD
*.CONNECT GND18 VSS
也已经试过了,还是不行

你的source里是不是有vdd18和vdd

有可能是线名重了 你换个不同线名试试lvs中会有一句话解释这个错误 你找出来应该就知道怎么错的

好像是rul的问题,导致这两个语句不支持,我也遇到过这个问题,csmc.18的rul好像就不支持

没有。谢谢!

貌似与你遇到的一样,我也是CSMS0.18,那么你们最后怎么解决的?

之前用SMIC 0.18工艺只要使用EQUIV就OK的,这个倒是要好好对照一下两个Rule,谢谢你的提醒。

*.CONNECT VDDM18 VDD
*.CONNECT GND18 VSS
你要這樣做 那 VDDM18 VDD GND18 VSS
都要宣告Global
問題有些複雜 打 lable 部分也要注意

最后是改网表解决的,把一个名字改成另一个。这样的问题是容易导致名字混乱,要谨慎



我们之前用globalfoundry的rul这个语句是认的。我后来比较两个rul,没看出来那个语句是控制这个的。你要是找到了告诉我一声啊

VDD和VSS是底层Block的电源地,到上层就接到VDDM18和GND18了,

我刚才也Diff了一下两个Rule,没有特殊发现

我也想到了你说的方法,但是VDD和VSS是第三方提供的IP的电源地,在他们提供的网表中,VDD和VSS是隐藏的

从lvs report来看,source里面底层的VDD,VSS在上层并没有接到VDDM18和GND18,再检查一下网表

版图上肯定接好了,我已经查过,谢谢!

问题已经解决了,我在GLOBAL中把VDD和VSS也加进去,然后在用EQUIV就OK了。
谢谢motofatfat给的建议!
谢谢humphreyyu的支持!

谢谢,问题已经解决。

谢谢,问题已经解决。

问题已经解决!
解决方法:
.GLOBAL VDD VSS VDDM18 GND18
*.EQUIV VDDM18=VDD
*.EQUIV GND18=VSS
就OK了,谢谢上面各位的关注。

真是恭喜了
我在這裡得到幫助
也在這裡幫助別人
豪氣乾坤道無極
英骨傲視俠情義
( 源自 台灣 霹靂布袋戲 )

学习了,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top