T的0.18 RF一个ERC问题

如图所示rf电阻是T提供的pcell，最外圈的ptap是我自己画的。
基本就是电阻外面有个NWELL环，整个电阻用DNW隔离。NW和DNW通过ntap连接出来，我把他接到VDD的。
进行LVS时，始终报floating psub的ERC错误。坐标点定位为NW的内圈四个顶点。
可以通过在电阻旁边画上ptap并连到GND的方式消除这个ERC错误（如图中手绘部分）
但是个人觉得这样处理虽然解决了ERC问题，但是于实际性能没有好处。
1.已经是一个完整的pcell，理论上不存在需要额外的方法来消除的错误。
2.通过ptap与GND连接，削弱了DNW对衬底噪声的隔离。
3.ptap引入了NW/DNW与衬底的pn结
熟悉T的工艺的能否帮忙解答下，如何解决这个问题，谢谢！

完全没必要电阻不需要用well包起来
没有什么sub噪声影响
纯粹浪费面积

當做假錯 不用解決

是的。后来想通了。
因为DNW的缘故，确实存在psub是floating的。
但是由于是Poly电阻，与psub的关系不大，psub就算floating对电路也没有影响。

事實上 DNW 也是一定深度
再深一點 p-sub 也是會 相連
只是影響 粉小粉小
當做假錯 不用解決
討厭的是 怕有其他真錯
不能關閉 這個 檢查項目

可以不用考虑这个错误

有个疑问弱弱的问下,不是包DNW隔离出来的PSUB FLOATING么 你在外面加P+为什么能够解决这个ERC?

如果这个RF RES PDK中自带NW环是空心的, 是否可以将其改为实心的 来解决这个问题?

保持对此问题的关注.......求更详细的解释

dnw和nwell环，如同一个碗，在PSUB上隔离出一个独立的区域，你目前的画法是这个独立的区域没有电位，显然要报ERC，你的nwell和DNW接了电源，独立区域需要接到一个相对低的电位上，直流地或交流地，形成PN结的反偏以达到衬底噪声隔离的效果，这种P-N-P结构是一种超强隔离，相当于三层隔离环，怎么会对实际没好处?
P.S DNW的位置可以用BICMOS中的NBL来理解。

如果附近没有高压的nwell，这个浮空的psub影响不大，可以忽略。但是附近有高压的nwell，在芯片有漏电的时候个人觉得存在floating psub 会有latchup风险。